シリコンダイを光や熱、ホコリ、機械衝撃などから保護する樹脂封止技術 - EE Times Japan

アンダーフィル技術とモールディング技術

　電子情報技術産業協会（JEITA）が3年ぶりに実装技術ロードマップを更新し、「2022年度版　実装技術ロードマップ」（書籍）を2022年7月に発行した。本コラムではロードマップの策定を担当したJEITA Jisso技術ロードマップ専門委員会の協力を得て、ロードマップの概要を本コラムの第377回からシリーズで紹介している。

　本シリーズの第66回から、第3章第4節（3.4）「パッケージ組立プロセス技術動向」の内容説明に入った。第3章第4節は、第1項から第9項までの9個の項目で構成される。内容は、パッケージを組み立てるための要素技術の説明である。

　前回は第3章第4節第4項（3.4.4）「ダイボンディングおよび電極ボンディング技術」の概要をご報告した。今回は第3章第4節第5項（3.4.5）「樹脂封止技術（アンダーフィル、モールディング）」の概要をご説明する。

第3章第4節（3.4）「パッケージ組立プロセス技術動向」の主な目次。第3章第4節第5項（3.4.5）「樹脂封止技術（アンダーフィル、モールディング）」の第1項目（3.4.5.1）「アンダーフィル技術」の詳細を示した。この目次は「2022年度版　実装技術ロードマップ」（書籍）から筆者がまとめたもの［クリックで拡大］

　樹脂封止とは、シリコンダイ（半導体チップ）の全体あるいは一部（主に回路面）を樹脂（封止材）で覆うことを指す。樹脂封止により、半導体チップを光や熱、ホコリ、機械的衝撃などから保護する。樹脂封止技術には大別すると、半導体チップと搭載基板の間に封止材を注入する「アンダーフィル技術」と、半導体チップ全体を樹脂で覆う「モールディング技術」がある。

　「2022年度版　実装技術ロードマップ」（書籍）の記述でも、「3.4.5　樹脂封止技術（アンダーフィル、モールディング）」は、「3.4.5.1　アンダーフィル技術」と「3.4.5.2　モールディング技術」で構成される。「3.4.5.1　アンダーフィル技術」は、（1）CUF（Capillary Underfill）、（2）先塗布型UF（Pre-applied Underfill）、（3）MUF（Molded Underfill）、（4）WLUF（Wafer Level Underfill）の4つの項目から成る。

毛細管現象を利用したキャピラリーアンダーフィル

　代表的なアンダーフィル技術は「CUF（Capillary Underfill）」だろう。「キャピラリーアンダーフィル」と呼ばれる。フリップチップボンディング工程で回路面のバンプ電極をパッケージ基板（あるいは中間基板、プリント基板）に熱圧着した後、シリコンダイの四辺に液状のアンダーフィル樹脂材料を塗布する。すると毛細管（キャピラリー）現象によってシリコンダイと基板の隙間全体にアンダーフィル樹脂材料が広がる。それから全体を加熱し、アンダーフィル樹脂材料（CUF材料）を硬化させる。

　「2022年度版　実装技術ロードマップ」では、CUF材料に要求される特性のロードマップを、2021年から2031年まで2年ごとに記述している。用途の種別は、パッケージサイズの大きな「大型IC」、パッケージサイズが小さな「中小型IC」、積層構造の「2.5D/3D」である。特性の項目は「ガラス転移温度（Tg）」「熱膨張係数（CTE）」「弾性率」「フィラー径（平均/最大）」「破壊靭性値（K1c）」となっている。

CUF（キャピラリーアンダーフィル） 材料の要求特性ロードマップ（2021年〜2031年）［クリックで拡大］ 出所：JEITA　Jisso技術ロードマップ専門委員会（2022年7月7日に開催された完成報告会のスライド）

　「大型IC」向けでは熱膨張係数の最小値を下げること、最大フィラー径の小さなフィラーを開発すること、などが要求される。「中小型IC」向けではガラス転移温度の最高温度を上げること、最大フィラー径を小さくすることが求められる。

　「2.5D/3D」向けではフィラー径の小型化に対する要求がIC単体に比べて強いこと、「熱伝導率」が要求項目に追加されていること、などが特徴である。

Adblock test (Why?)

からの記事と詳細 ( シリコンダイを光や熱、ホコリ、機械衝撃などから保護する樹脂封止技術 - EE Times Japan )
https://ift.tt/GvBlpX2